微机原理与接口技术第2版:例题详解
例5.1 某系统有地址线8条A7~A0,地址空间为0~255。例5.2 用6264 SRAM在ISA总线上扩充128 KB。图5.5 有关信号与6264的连接图这里没有考虑存储器的存取速度和总线周期是否匹配的问题,即没有考虑存储器接口的“等待逻辑”的设计问题。例5.3 若某Cache的存取时间是20 ns,主存储器的存取时间是120 ns,某段时间内访问内存5 000次,其中,访问Cache 4 820次。例5.8 有EPROM芯片27C256,存储容量为32 K×8位,管脚图及真值表分别如图5.7和表5.6所示。图5.8 接口信号与27C56的连接图
理论教育
2023-11-04