关于QuartusⅡ的波形仿真操作过程,简要介绍如下。

(1)首先建立波形仿真的文件。

在“File”中选中“New”选项,选择“Vector Waveform File”并新建文件,如图7-2所示。

图7-2　选择“Vector Waveform File”并新建文件

(2)对建立的仿真文件进行保存。

单击软件左上角的保存按钮,在弹出的窗口中进行设置后单击“保存”,如图7-3所示。

(3)在新建的仿真文件中导入需要仿真的信号。在“Name”栏目的空白处双击鼠标左键,如图7-4所示。

图7-3　保存仿真文件

图7-4　在“Name”栏目的空白处双击鼠标左键

在弹出的“Insert Node or Bus”对话框中选择数据格式,再单击“Node Finder”按钮,如图7-5所示。

在“Node Finder”界面的“Filter”栏目中选中“Pins:all”选项,然后点击“List”按钮,如图7-6所示,“Name”栏中显示信息。

图7-5　“Insert Node or Bus”对话框中的操作

图7-6　“Node Finder”界面中的操作

(4)将左边窗口中的信息导入右边的窗口,如图7-7所示,点击“OK”按钮,返回“Insert Node or Bus”对话框。

(5)在返回的对话框中单击“OK”按钮,如图7-8所示。

图7-7　将左边窗口的信号导入右边窗口

图7-8　完成信号设置并单击“OK”按钮

(6)用鼠标左键选中clk_50M那一栏,然后点击左下角的时钟设置工具,设置系统的仿真时钟,如图7-9所示。

(7)在弹出的“Clock”对话框中,可以设置系统时钟的占空度以及时钟周期,此处我们的占空度设置为50%,时钟周期为10 ns,然后点击“OK”按钮即可,如图7-10所示。

图7-9　选中信号时钟设置工具

图7-10　“Clock”对话框中的设置(www.daowen.com)

(8)进行仿真。此处仿真可分两种,即功能仿真和时序仿真。

①进行功能仿真。功能仿真简单来说就是理想的运行情况,不会存在任何的逻辑器件的延时(实际运行时会存在延时)。在软件上方工具栏中点击图7-11所示的设置按钮,对所建立的工程参数进行设置。

图7-11　工具栏中的设置按钮

在弹出的对话框中选择“Simulator Settings”选项,然后在“Simulation mode”处选中“Functional”选项,即选择功能仿真,使用默认仿真文件,如图7-12所示,最后单击“OK”按钮。

图7-12　功能仿真设置

在“Processing”中选中“Generate Functional Simulation Netlist”选项,如图7-13所示,从而产生功能仿真网表文件。

点击软件上方工具栏中的开始仿真按钮,如图7-14所示。

软件运行后,功能仿真波形即可出来,如图7-15所示。仿真结果为,10个clk_50M周期产生一个f_10周期,证明分频系数为M=10的分频器设计正确。

②进行时序仿真。时序仿真相对于功能仿真而言其仿真结果比较接近实际情况,即存在逻辑器件的时间延迟。

图7-13　选中“Generate Functional Simulation Netlist”选项

图7-14　工具栏中的开始仿真按钮

图7-15　功能仿真波形

在软件上方工具栏中点击设置按钮,对所建立的工程进行设置。

在弹出的对话框中选择“Simulator Settings”选项,然后在“Simulation mode”处选中“Timing”选项,即选择时序仿真,如图7-16所示,最后单击“OK”按钮。

对工程进行编译。单击编译按钮,如图7-17所示。

图7-16　时序仿真设置

图7-17　编译按钮

点击软件上方工具栏中的开始仿真按钮。

软件运行后,时序仿真波形即可出来,大家仔细看不难发现,时序仿真在每个信号电平变化处都出现了相应的时序延时,因为时序仿真是模拟FPGA实际运行时的状态,信号传输有十几纳秒的延时。时序仿真结果如图7-18所示。

图7-18　时序仿真结果