理论教育 电子系统抗干扰设计优化

电子系统抗干扰设计优化

时间:2023-06-25 理论教育 版权反馈
【摘要】:在电子系统设计中,应充分考虑并满足抗干扰性的要求,以增强电子系统抗干扰能力。4)对主控芯片使用电源监控及把关定时器电路,可大幅度提高整个电路的抗干扰性能。1)电源线路的脉动干扰与去耦措施。

电子系统抗干扰设计优化

电子系统设计中,应充分考虑并满足抗干扰性的要求,以增强电子系统抗干扰能力。

1.4.1.1 形成干扰的3个基本要素

1)干扰源。指产生干扰的元件、设备或信号,如雷电继电器晶闸管电机汽车、日光灯、高频信号等都可能成为干扰源。

2)传播路径。指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。

3)敏感器件。指容易被干扰的对象。如A/D、D/A转换器、单片机、数字IC、弱信号放大器等。

1.4.1.2 抗干扰设计的基本原则

抗干扰设计的基本原则:抑制干扰源、切断干扰传播路径、提高敏感器件的抗干扰性能。

(1)抑制干扰源。

抑制干扰源就是尽可能地减小干扰源。这是抗干扰设计中最优先考虑和最重要的原则,也是最有效的一种抗干扰办法。减小干扰源主要是通过在干扰源两端并联电容器来实现或者在干扰源回路串联电感器或电阻器以及增加续流二极管来实现。

根据经验,抑制干扰源的常用措施如下:

1)继电器线圈增加续流二极管,消除断开线圈时产生的反电动势干扰。

2)在继电器接点两端并接火花抑制电路,减小电火花影响。

3)给电机加滤波电路,注意电容器、电感器引线要尽量短。

4)每个IC电源端要并接一个0.01~0.1μF的陶瓷电容器,以减小IC对电源的影响。

5)在印制电路板(PCB)的电源输入处并接一个100μF的电解电容和一个0.05μF左右的陶瓷电容。

6)注意高频电容的布线,连线应靠近电源端并尽量粗短。

7)PCB布线时避免90°折线,减少高频噪声发射。

8)晶闸管两端并接RC抑制电路,减小晶闸管产生的噪声。

(2)切断干扰传播路径。

干扰按传播路径可分为传导干扰和辐射干扰两类。

所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同,一般来说,噪声频率远高于有用信号频率时,可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播,常采用图1-7(a)所示的LC低通滤波器,它结构简单,滤波效果也好。除此以外,利用图1-7(b)所示的RC积分电路,也可有效滤除传导噪声。当利用这种积分电路滤除高频噪声时,要使RC时间常数大于噪声周期,小于信号周期。在直流电源线上经常使用RC积分电路,滤除各级电路之间由电源线造成的耦合噪声。传导干扰中电源噪声的危害最大,要特别注意处理。

图1-7 抑制传导噪声的滤波电路

在电信号的长线传输过程中,由于发送端和接收端之间存在接地的电位差,所以会产生共模噪声干扰。为了保证长线传输的可靠性,常采用绝缘隔离的传输方式,如光电耦合隔离等措施。

采用光电耦合隔离传输方式的原理图如图1-8所示。电路A和电路B之间采用光电耦合,可以有效地切断环路电流的干扰,使两个电路的地电位完全隔离,这样,即使两个电路的地电位不同也不会产生共模噪声干扰。光电耦合的主要优点是能抑制尖峰脉冲及各种噪声干扰,有很强的抗干扰能力。

图1-8 采用光电耦合隔离传输方式

所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离,用地线把它们隔离,或者在敏感器件上加屏蔽罩隔离。

切断干扰传播路径的常用措施如下:

1)充分考虑电源对电子系统的影响。可以利用磁珠和电容器组成π形滤波电路,当条件要求不高时也可用100Ω电阻器代替磁珠。

2)注意晶振布线。晶振与主控芯片引脚尽量靠近,用地线把时钟区隔离起来,晶振外壳接地并固定。

3)电路板合理分区,如强、弱信号分区,数字、模拟信号分区。尽可能把干扰源(如电机,继电器等)与敏感元件(如单片机)远离。(www.daowen.com)

4)用地线把数字区与模拟区隔离,数字地与模拟地要分离,最后在同一点接至电源地。

5)主控芯片和大功率器件的地线要单独接地,以减小相互干扰。大功率器件尽可能放在电路板边缘。

6)在I/O口、电源线、电路板连接线等关键地方使用抗干扰元器件,如磁珠、磁环、电源滤波器、屏蔽罩等,可显著提高电路的抗干扰性能。

(3)提高敏感器件的抗干扰性能。

提高敏感器件的抗干扰性能是指,从敏感器件这边考虑尽量减少对干扰噪声的拾取和接收,以及从不正常状态尽快恢复的方法。

提高敏感器件抗干扰性能的常用措施如下:

1)布线时尽量减少地线回路环的面积,以降低感应噪声。

2)布线时,电源线和地线要尽量粗。除减小压降外,更重要的是降低耦合噪声。

3)对于IC闲置的I/O口,不要悬空,在不改变系统逻辑的情况下接地或接电源。

4)对主控芯片使用电源监控及把关定时器电路,可大幅度提高整个电路的抗干扰性能。

5)在速度能满足要求的前提下,尽量降低主控芯片的晶振频率和选用低速数字电路

6)IC器件尽量直接焊在电路板上,少用IC座。

7)PCB上数字电路地线和模拟电路地线进行分割布线,以降低噪声的干扰。

1.4.1.3 数字电路的硬件抗干扰措施

(1)器件使用时的抗干扰措施。

1)器件的选择:对于数字集成电路,通常噪声容限越高,传输延时越大,其抗干扰性能越好,因此,CMOS要比TTL集成电路的抗干扰性能好。

2)负载的控制:当某种集成电路输出所带的负载电路超过规定的扇出时,会使电路输出的电平值降低,低电平值升高,从而导致电路的噪声容限降低,容易受干扰影响。所以在器件使用时应注意控制电路的输出负载不要超过所规定的扇出,并应尽量留有余地。

3)空端的处理:对于不用的集成电路输入和控制端,容易通过分布电容进入端子对电路产生干扰。因此,不用的输入和控制端应接上合适的逻辑电平。

(2)印制板设计时的抗干扰措施。

在印制板上,由于用作电路电源线、地线和信号线的印制线条具有一定的阻抗,电源线上会因电路状态改变而产生脉动干扰;地线上会造成电路间的公共阻抗耦合;信号线之间因电容耦合(静电感应)和电感耦合(电磁感应)造成串扰;稍长一些的印制线还会对高速电路产生反射干扰等。

1)电源线路的脉动干扰与去耦措施。要有效地抑制脉动干扰及其耦合,措施是加去耦电容器。去耦电容器分两种,即印制板的去耦电容器和芯片的去耦电容器。前者加在每块印制板的电源输入端与地之间,作用是抑制印制板之间的脉动干扰传导。一般采用(10~100μF)的电解电容器,在高频或高速电路中,还应在电解电容器上并联一个0.1μF的小电容器,这是因为电解电容器有内部电感器难以滤除高频。后者加在每块或每隔几块集成电路的电源与地之间,其作用是向芯片提供瞬时突变电流。一般用(0.001~0.1μF)的云母或陶瓷电容器。需要指出,芯片去耦电容器的接法十分重要,正确的接法应使去耦电容器和芯片所包围的面积保持最小,否则起不了去耦作用。

2)PCB设计抗干扰措施。PCB设计中应注意下列几点:从焊接面看,组件的排列方位尽可能保持与原理图相一致,布线方向最好与电路图走线方向相一致,便于生产中的检查,调试及检修;各组件排列、分布要合理和均匀,力求整齐、结构严谨的工艺要求。

(3)过程通道的干扰及抗干扰措施。

数字电子系统过程通道干扰通过与主机相连的前向通道、后向通道及与其他主机的相互信息传输通道进入。数字电子系统中,传输线上的信息多为脉冲波,它在传输线上传输时会出现延时、畸变、衰减与通道干扰。为了保证长线传输的可靠性,主要措施有光电耦合隔离、双绞线传输等。

1)光耦合器的主要优点是能有效地抑制尖峰脉冲及各种噪声干扰,具有很强的抗干扰能力,从而使过程通道上的信噪比大大提高。

2)双绞线能使各个小环路的电磁感应干扰相互抵消,其分布电容器为几十皮法,对电磁场具有一定抑制效果,但对接地与节距有一定要求。

1.4.1.4 数字电路的软件抗干扰措施

1)采取软件的方法对叠加在模拟输入信号上的噪声进行抑制,以读取真正有用的信息,如数字滤波器。

在采集模拟信号时,除了使用硬件抗干扰措施外,还可以采用数字滤波技术进一步将瞬变干扰的影响降低。数字滤波是采用某种算法,滤去采集到的数据中受干扰影响的数据。数字滤波的算法有很多,其中采用n次排队取中值的算法来抑制干扰,瞬变干扰的维持时间一般在3~5ms,所以模拟数据的采样周期T可以设置为大于3~5 ms,连续采样多次,从所得的一组数据中去掉被认为是由于瞬变干扰所形成的数据,取剩余数据的平均值,得到与实际结果相近的数据。当然这种措施可以提高系统的抗干扰能力,但会以系统的工作效率有所下降为代价的。

2)在程序受到干扰“跑飞”的情况下,采取措施使程序回到正常的轨道上来,常见的抗干扰技术有:软件拦截技术(软件陷阱等)、输入口信号重复检测方法、输出口数据刷新、数字滤波等。

对于重要开关量输入信号的检测,实际应用中一般采用3次或5次重复检测的方法,即对接口中的输入数据信息重复进行3次或5次检测,若结果完全一致则认为是“真”的输入信号,若多次测试结果不一致,即可以停止检测显示故障信息,又可以重复进行再检测。

3)程序具有自检功能。程序自检是提高测控软件可靠性的有效方法之一。在实际应用中,自检程序主要是对控制系统的I/O口、外部扩展接口芯片、A/D器件、ROM器件等进行检测,如出现故障能够给出故障部位。因此自检程序不但可以了解与测试相关外设的工作情况,而且可避免因外设原因而使电子系统不能正常工作的干扰。

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

我要反馈