1.CMOS与非门和CMOS或非门

如图2.3.4所示是CMOS与非门电路，根据该电路列出逻辑真值表如表2.3.1所示。如图2.3.5所示是CMOS或非门电路，根据该电路列出逻辑真值表如表2.3.2所示。

图2.3.4　CMOS与非门电路

图2.3.5　CMOS或非门电路

表2.3.1　图2.3.4的真值表

表2.3.2　图2.3.5的真值表

由表2.3.1得，则。由表2.3.2得。

2.CMOS传输门和双向模拟开关

如图2.3.6所示是CMOS传输门电路，其中C和是一对互补的控制信号。因为MOS管的漏极和源极在结构上是完全对称的，所以N管和P管的漏极和源极的引出端也是完全对称的，那么CMOS传输门对信号的传输是双向的。

设控制信号的高低电平分别为VDD和0 V，当＝1，C＝0时，输入信号uI在0～VDD范围内变化，N管和P管都会同时截止，则输入端与输出端被阻断，即传输门截止；当＝0，C＝1时，输入信号0＜uI＜VDD－UTN时，N管导通。当＝0，C＝1时，输入信号UTP＜uI＜VDD时，T管导通。所以输入信号uI在0～VDD范围内变化时，N管和P管至少有一个是导通的，即传输门导通。

图2.3.6　CMOS传输门电路及符号

CMOS传输门的输入/输出信号是可以连续变化的，也就是CMOS传输门可以传输模拟信号，这一点普通逻辑门电路是不能实现的。如图2.3.7所示是CMOS双向模拟开关电路及符号。

图2.3.7　CMOS双向模拟开关电路及符号

3.CMOS异或门

如图2.3.8所示是CMOS异或门电路，下面分析它的逻辑功能。

（1）当A＝0，B＝0时，信号B使TG门导通。信号A取非后将T2管截止，又因T3管的G极和S极均为高电平，所以T3管也截止。于是TG门的输出取非后为该电路的输出信号，即Y＝0。

（2）当A＝1，B＝1时，信号B使TG门截止。又因T3管的G极和S极均为低电平，所以T3管也截止。而此时T1，T2管导通。则最后一级非门输入端为高电平，所以Y＝0。

（3）当A＝0，B＝1时，信号B使TG门截止。信号A取非后将T2管截止，又因T3管的G极为高电平，S极为低电平，所以T3管导通。此时最后一级非门输入端为低电平，所以Y＝1。

（4）当A＝1，B＝0时，信号B使TG门导通。信号B取非后将T1管截止，又因T3管的G极为低电平，S极为高电平，所以T3管截止。于是TG门的输出取非后为该电路的输出信号，即Y＝1。(www.daowen.com)

综上所述，可得Y＝AB。

4.CMOS三态输出门

图2.3.8　CMOS异或门电路

如图2.3.9所示是CMOS三态输出门电路。其中图2.3.9（a）是低电平使能的三态输出门。当＝1时，使T1管截止，且或非门的输出为低电平，使T3管也截止，此时输出信号Y 浮空。当＝0时，使T1管导通，若A＝0，使T2管截止、T3管导通，此时输出信号Y＝0；若A＝1，使T2管导通、T3管截止，此时输出信号Y＝1。

如图2.3.9（b）所示是高电平使能的三态输出门，其逻辑功能请读者自己分析。

图2.3.9　CMOS三态输出门电路及符号

【例2.3.1】试分析如图2.3.10所示电路的逻辑功能，写出其逻辑函数。

解：（1）不难看出图2.3.10（a）中的T1～T6管构成三输入与非门，T7和T8管构成非门，所以

图2.3.10　例2.3.1的电路

（2）对于图2.3.10（b）不容易直接看出电路的构成情况，只有先列出其逻辑真值表。

表2.3.3　例2.3.1的真值表

由表2.3.3得

【例2.3.2】试用三个NMOS管和三个PMOS管设计逻辑函数。

解：当C=1时，先用两个N管和两个P管按图2.3.5连接或非门。因为当C=0时Y=1，此时要保证输出端与电源连通而与GND隔断，所以用一个N管T5插在T4与GND之间，用一个P管T6与T1、T2并联接电源，做电路图2.3.11。

图2.3.11　例2.3.2的电路

【说明】显然CMOS门电路比TTL门电路简单，既然如此为什么不淘汰TTL门电路呢？这是因为CMOS门电路虽然简单，但是其响应速度比TTL门电路慢得多。所以在数字逻辑设计中，若追求速度应采用TTL电路，例如计算机的CPU；若追求容量应采用CMOS电路，例如计算机的存储器。