可编程逻辑器件PLD是用户自行定义编程的一类通用型逻辑器件的总称。PLD通常由输入缓冲、与阵列、或阵列、输出缓冲四个环节构成。

典型的可编程逻辑器件PLD由一个 “与”门阵列和一个 “或”门阵列组成。由于任意一个组合逻辑都可以用“与—或”表达式进行描述，因此PLD能够完成各种数字逻辑功能。典型可编程逻辑器件PLD的特点是：与阵列 （即地址译码器）不可编程，或阵列（即存储矩阵）可编程。

可编程逻辑器件PLD根据阵列和输出结构的不同可分为PLA、PAL和GAL等。

1.可编程逻辑阵列 （PLA）

可编程逻辑阵列PLA是在PLD基础上发展起来的一种新型的可编程逻辑器件，它用较少的存储单元就能存储大量的信息，可完成各种组合逻辑和时序逻辑电路的功能。可编程逻辑阵列PLA的主要特点有：

（1）PLA有一个“与”阵列构成的地址译码器，是一个非完全译码器。

（2）PLA中存储信息是经过化简、压缩后装入的。

（3）PLA中的与阵列和或阵列都可编程。

PLD中与阵列编程产生变量最少的 “与”项，或阵列编程完成相应最简 “与”项之间的或运算并产生输出，因此大大提高了芯片面积的有效利用率。

构成组合逻辑电路是PLA的主要应用之一，下面举例说明。

【例8.1】 用PLA实现四位二进制码变换成四位格雷码的码制变换器。

表8.3　用PLA转换成四位格雷码的码制真值表

解 根据码制转换真值表8.3，可得G3、G2、G1、G0的最简与或表达式如下

根据上述逻辑关系式可画出相应的PLA阵列逻辑图，如图8.12所示。

实际上，可编程逻辑阵列PLA是只读存储器ROM 的变种，属于一种特殊的ROM，它可用较少的存储单元就能存储大量的信息，并且PLA的存储单元体和地址译码器都是用户可编程的。

图8.12　二进制码变换成格雷码的PLA阵列逻辑图(www.daowen.com)

图8.13　PAL结构组成图

2.可编程阵列逻辑 （PAL）

可编程阵列逻辑PAL是20世纪70年代末由MMI公司率先推出的一种可编程逻辑器件。PAL采用双极型工艺制作，熔丝编程方式。

可编程阵列逻辑PAL也是ROM 的变种，由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。PAL器件的存储单元体或阵列不可编程，地址译码器与阵列是用户可编程的。PAL运行速度较高，开发系统完善，输出电路结构形式有好几种，可以借助编程器进行现场编程，这一点很受用户欢迎。但PAL一般采用熔断丝双极性工艺，只能一次性编程，其应用局限性又较大，因此价格偏低，目前只有较少用户使用。PAL的结构组成如图8.13所示。

PAL器件通过对与逻辑阵列编程可以获得不同形式的组合逻辑函数。另外，在有些型号的PAL器件中，除了设置有基本的与—或形式输出结构外，为了实现时序逻辑电路的功能，又设计制造了在或门和三态门之间加入D触发器，并且将D触发器的输出反馈回与阵列的PAL结构，从而使PAL的功能大大增加。

3.通用阵列逻辑 （GAL）

GAL器件是从PAL发展过来的，GAL的特点是：与阵列可编程，或阵列固定。GAL中采用了浮栅隧道氧化层MOS管，实现了在很短时间完成电擦除和电改写，而且可以多次编程。为了达到通用的目的，GAL在输出三态门之前连接一个输出逻辑宏单元（OLMC），如图8.14所示。由于OLMC提供了灵活的输出功能，因此编程后的GAL器件可以替代所有其他固定输出极的PLD。

图8.14　GAL内部原理图 （局部）

集成的GAL16V8芯片由8根输入及8根输出各引出两根互补的输出构成32列，即与项的变量个数为16；8根输出每个输出对应于一个8输入或门构成64行，与阵列共包括2048个可编程单元；GAL16V8还有8个输出宏单元，每个宏单元的电路可以通过编程实现所有PAL输出结构实现的功能；GAL16V8的时钟输入端与每个输出宏单元中D触发器时钟输入端相连，只能实现同步时序电路，而无法实现异步的时序电路；GAL16V8有3种工作模式，即简单型、复杂型和寄存器型。简单型工作模式下，GAL内无反馈通路；复杂型工作模式下，GAL内存在反馈通路；寄存器型工作模式时，至少有一个OLMC工作在寄存器输出模式。

总之，可编程逻辑器件PLD经历了可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL等发展过程。其趋势是集成度和速度不断提高，功能不断增强，结构趋于更合理，使用变得更加灵活和方便。

本节重要知识点学习检测

1.可编程的含义是什么？有哪几种编程方式？

2.可编程逻辑器件有哪几种类型？指出它们各自的特点。

3.试述ROM中的地址译码器阵列和存储编码阵列的不同之处。

4.目前使用的EPROM，其存储单元是用什么方法实现的？

5.为实现时序逻辑电路的功能，PAL又设计制造哪些环节，使PAL的功能大大增加？