寄存器是一种用来暂时存放二进制数码的逻辑记忆部件，广泛应用在电子计算机和其他数字系统中。

寄存器存放数码的方式有并行和串行两种。并行方式是数码从各对应位输入端同时输入到寄存器中；串行方式是数码从一个输入端逐位输入到寄存器中。

从寄存器取出数码的方式也有并行和串行两种。在并行方式中，被取出的数码同时出现在各位的输出端上；而在串行方式中，被取出的数码在一个输出端逐位出现。

寄存器分为数码寄存器和移位寄存器两种。

1.数码寄存器

寄存器具有接收、存放和传送数码的功能，故称为数码寄存器，它由触发器和相应控制逻辑门组成。因为一个触发器可以存放一位二进制数码（1或0），所以数码寄存器存放数码的位数和所采用的触发器个数相同。

如图8-11所示是由D 触发器组成的四位数码寄存器逻辑图。D 触发器具有Qn＋1＝D 的逻辑功能，所以只要将待寄存的数码按位分别加到各位触发器的输入端，例如d3d2d1d0＝1010，在“寄存指令”正脉冲作用下，数码送入寄存器，各位触发器的输出状态与相应的输入状态相同，即Q3Q2Q1Q0＝d3d2d1d0＝1010，待存数码便被寄存下来。这种寄存器的特点是在操作过程中，不需要预先清零。当有新数据需要寄存时，只要将其加到各相应输入端并发“寄存指令”即可。当然也可以预先在端加清零负脉冲。

图8-11　由D触发器组成的四位数码寄存器

常用D 型触发器构成的四位数码寄存器集成芯片74LS175的管脚功能如图8-12所示。其中 为清除脉冲输入端。当需寄存多位数码时，可将这种寄存器级联使用。

图8-12　74LS175的管脚功能图(www.daowen.com)

2.移位寄存器

移位寄存器不仅可以存放数码而且具有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所存数码依次左移或右移一位。移位寄存器在计算机中应用广泛。

图8-13是由D 触发器组成的四位移位寄存器逻辑图。图中各位触发器的CP 端连在一起，作移位脉冲控制端，最低位触发器F0 的D0 端作数码输入端。

图8-13　4位移位寄存器逻辑图

设四位二进制数码d3d2d1d0＝1101，按移位脉冲的工作节拍，从高位到低位逐位送到D0 端，经过第一个时钟脉冲后，Q0＝d3，经过第二个时钟脉冲后，F0 的状态移入F1，F0 又移入新数码d2，即Q1＝d3，Q0＝d2，依此类推，经过4个时钟脉冲后，Q3＝d3、Q2＝d2、Q1＝d1、Q0＝d0，四位数码依次全部存入寄存器中。图8-14为这种移位寄存器移位工作波形，表8-5为状态转换表。可见，输入数码依次从低位触发器移入高位触发器，经过4个时钟脉冲后，触发器的输出状态与输入数码一一对应，即Q3Q2Q1Q0＝d3d2d1d0＝1101。

图8-14　移位寄存器工作波形

表8-5　移位寄存器状态转换表

由上述分析可知，这种移位寄存器寄存的数码是按移位脉冲的工作节拍从高位到低位逐位输入到寄存器中，属串行输入方式。从寄存器中取数有两种方式：一是从4个触发器的Q 端同时取数的并行输出方式，二是数码从最高位触发器的Q3 端逐位取出，即串行输出方式。显然，采用串行方式取数时，还必须再送4个移位脉冲（见图8-14中5CP～8CP），才能取出存入的四位数码。