在数字系统中，为协调各部分的工作，常常要求某些触发器于同一时刻动作，为此，必须引入同步信号，使这些触发器只有在同步信号到达时，才按输入信号改变状态。通常将这个同步信号叫作时钟脉冲信号，或简称时钟信号，用CP表示。受时钟控制的触发器称为时钟控制触发器或可控触发器。

如图8-3a所示为同步RS触发器的逻辑图，由G1、G2 组成的基本RS触发器和由G3、G4 组成的导引电路串联而成。图8-3b是同步RS触发器的逻辑符号。

图8-3　同步RS触发器

图中R 端称为置0输入端，S端称为置1输入端，CP端为时钟脉冲输入端，通过导引电路实现时钟脉冲对触发器工作的协调控制。 和 是直接复位和直接置位端，不受时钟脉冲控制，只要、 端分别施加负脉冲（或置低电平），就可以将该触发器直接置0或置1。一般在工作之初，预先使触发器处于某一给定状态，称为初值，工作过程中将 、端接至高电平或悬空。

时钟脉冲到来之前，即CP＝0时，不论R、S端的电平如何变化，G3、G4 门的输出均为1，触发器保持原状态不变。只有当时钟脉冲到来后CP＝1时，触发器才按S、R 端的输入状态来决定其输出状态，故称为同步或钟控式触发器。时钟脉冲过去后，输出状态不变。

当CP＝1时按输入端的不同组合，分析同步RS触发器的逻辑功能。

（1）当S＝1、R＝0时，G4 门输出将变为0，向G2 门发一个置1负脉冲，触发器的输出端Q 将处于1态。(www.daowen.com)

（2）当S＝0、R＝1时，G3 门输出将变为0，向G1 门发一个置0负脉冲，触发器的输出端Q 将处于0态。

（3）当S＝R＝0时，G3、G4 门均为1态，触发器将保持原状态。

（4）当S＝R＝1时，G3、G4 门输出均为0，使G1、G2 门输出均为1，这违背了Q 和 状态应该相反的逻辑要求。当时钟脉冲过去或S、R 端同时变为0后，G1门和G2 门的输出状态是不确定的。因此，这种不正常情况应禁止出现。

综上所述，同步RS触发器的输出与输入的逻辑关系可列成状态转换表，见表8-2。

表8-2　同步RS触发器的逻辑功能真值表

因为在CP＝1的全部时间里S和R 信号都能通过门G3 和G4 加到基本RS触发器上，所以在CP＝1的全部时间里S和R 的变化都将引起触发器状态的相应改变，这种触发方式可称为电平触发。这就是同步RS触发器电平触发方式的动作特点。