1011.应最大限度地保证LSI、VLSI和微处理机可直接并行存取。驱动LSI、VLSI和微处理机输入的保证电路应是三稳态的，以便测试人员可以直接驱动输入。

1012.采取措施保证测试人员可以控制三态启动线和三态器件的输出。

1013.如果在微处理机模块设计中使用双向总线驱动器，那么这些驱动器应布置在处理机/控制器及其任一支撑芯片之间。微处理机I/O插针中双向缓冲器控制器应易于控制。

1014.应使用信号中断器存取各种数据总线和控制线内的信号，如果由于I/O插针限制不能采用信号中断器时，那么应考虑采用扫描输入、扫描输出以及多路转换电路。

1015.选择特性（内部结构、器件功能、故障模式、可控性和可观测性等）已知的部件。

1016.为测试设备留出总线，数据总线具有最高优先级。尽管监控能力将有助于分辨故障，但测试设备的总线控制仍是最希望的特性。

1017.含有其他复杂逻辑器件的模块中的微处理机也应作为一种测试资源。对于有这种情况的模块，有必要在设计中引入利用这一资源所需的特性。(www.daowen.com)

1018.通过相关技术或独立的插针输出控制ATE时钟。

1019.如果可能，提供“单步”动态微处理机或器件。

1020.利用三台总线改进电路划分，从而将模块测试降低为一系列器件功能块的测试。

1021.三态器件应利用上拉电阻控制浮动水平，以避免模拟器在生成自动测试向量期间将未知状态引入电路。

1022.自激时钟和加电复位功能在它们不能禁止和独立测试时，不应直接连接到LSI、VLSI、微处理机中。

1023.设计到LSI、VLSI或两者混合，或微处理机中的所有机内测试设备（BITE）应通过模块I/O连接器提供可控性和可观察性。